什么是PCIe?介绍PCIe 6.0特性和PCIe 7.0规格
什么是PCle?
PCIe,也称为PCI Express®或外围组件互连Express,是一种用于计算机的高速串行总线。这是一种物理连接,用于将信息和数据从计算机内的一个设备传输到另一个设备,或在计算机和外围设备之间传输。PCIe接口规范是由PCI特殊利益集团开发和维护的,这是一个由900多家公司共同努力实现共同标准的联盟。
无论是芯片到芯片的连接,还是网卡到网络的连接,PCIe的应用场景越来越丰富。因此,无论是数据中心、物联网、汽车,还是一些与政府相关的应用,PCIe 6.0相关的产品都有广阔的市场需求。PCI Express (PCI Express)接口作为cpu、gpu、fpga、工作负载专用加速器等各种计算节点之间快速数据传输的重要骨干,自21世纪初正式问世以来,已成为数据中心芯片与计算应用之间的重要接口。数据传输的行业标准。随着PCIe标准的快速发展,2022年1月,PCIe 6.0的相关规范正式发布,标志着PCIe 6.0时代的进入。
PCle性能:
该标准最重要的特性之一是PCle连接的多通道特性。通道是一个单独的串行数据连接,类似于SATA连接。PCIe在存储设备上使用四通道连接,数据传输速度比SATA连接快四倍。
所有这些增强都带来了其他好处,并降低了功耗。NVME和PCle的结合,加上ssd没有移动部件的事实,使得存储磁盘消耗电量缓慢,增加了笔记本电脑和平板电脑的电池寿命。使用带有NVMe协议的PCle连接器可以创建更快的ssd。
为什么需要PCIe ?是什么驱动了市场需求?
从现有的应用到以人工智能和机器学习为代表的新兴应用,更多的数据正在不断产生。IDC数据显示,2021年上半年,中国大数据平台整体市场规模达54.2亿元人民币,同比增长43.5%。
为了支持如此海量数据的传输和存储,数据中心不仅需要有完整的基础设施结构,还需要采用新的计算模型,如分解计算或组合计算。对数据传输速率的提高和数据传输的安全性也提出了更高的要求。
具体来说,计算模型可以变得非常特定于特定的工作负载,例如AI训练和推理工作负载之间的差异,并且每种情况下所需的计算资源都是特定的。可以看出,计算资源和计算模型正变得更加同质化或去中心化。在这种情况下,标准的cpu和AI加速器结合使用,并要求在它们之间高速和安全传输数据。这是PCIe标准向更高数据传输速率发展的核心要求。因此,当特定的工作负载或计算资源被分布或分区时,行业必须尽可能快速安全地在更大的距离上移动数据,例如CPU和AI加速器之间的距离,但需要快速安全的信息交换。
随着时间的推移,PCIe得到了极大的发展。从PCIe 1.0的推出到现在的PCIe 6.0时代,其数据传输速率一直在上升。特别是从PCIe 4.0、5.0到6.0,数据传输速率的提高是非常显著的。分析其背后的原因,主要是由于数据的爆发式增长,而这种增长源于人工智能和机器学习驱动的一系列应用。
PCIe规格更新周期:
- 新规范的发布:每一代PCIe规范应用的起点是PCI-SIG组织完成并发布新一代PCIe规范。在新规范发布前后,相关元器件厂商也将推出与新PCIe规范相匹配的控制元器件产品。
- 推广期:大约在PCIe新规范完成后的12 - 18个月,厂商将开始推出支持PCIe新规范的外围设备产品,如SSD、高速网卡或GPU加速卡等,以推广和推动PCIe新规范。第一代PCIe规范的应用。
- 进入主流应用:在外设设备开始支持新的PCIe规范12 - 18个月后,计算机和服务器的处理器和芯片组也开始支持新的PCIe规范,使新的PCIe规范进入计算机和服务器,从而开始为主流核心平台提供应用。
- 成熟期:在服务器开始支持新的PCIe规范后的12个月~ 18个月,存储阵列等外部存储设备也开始引入新的PCIe规范。存储设备的核心架构更新比服务器晚了一代。因此,当存储设备也开始采用新的PCIe规范时,也意味着这一代PCIe规范已经进入成熟阶段,开始普及。
现在:PCIe 6.0规范
PCI-SIG组织发布了PCIe 6.0的官方规范,其传输容量可达64gt /s,是PCIe 5.0规范的2倍,可兼容第一代到第五代PCIe规范。PCIe 6.0可以提供高带宽、低功耗和低延迟的互连,是数据中心和许多其他数据应用的理想解决方案。
为了进一步满足PCIe 6.0实现64GT/s数据传输速率的要求,必须对其架构进行重新优化和调整。同时,整个电路的比例和电路的传动机构存在着巨大的差异。最大的变化之一是从NRZ到PAM4的过渡。NRZ和PAM4有明显差异。在NRZ系统下,采用双电平模式,但在PAM4中,它升级为四电平模式,其传输速率达到两位时钟周期。
PCIe 6.0新增特性:- 数据速率从32GT/s增加到64GT/s。
- 从NRZ编码切换到PAM-4编码,以及由此产生的纠错影响。
- 从可变大小的数据包传输(TLP)到固定大小的数据包传输(FLIT)。
在PCIe领域,GT/s被用作它的测量单位。PCIe 1.0和2.0时代的理论数据传输速率约为2.5和5GT/s,但考虑到具体的编码技术和信号传输方式,实际数据传输速率仅为2和4GT/s。这样,速率高达64GT/s的PCIe 6.0实现了每一代标准速率翻倍的愿景和目标。
为了更好地实现PCIe技术规范下64GT/s的数据传输速率,克服全通道传输长度和距离的限制,PCIe 6.0采用了新的PAM4调制信号,这对PCIe 6.0的实现至关重要。在PCIe 6.0之前,所有代PCIe都使用NRZ调制信号,即非归零编码。它使用0或1两个电压电平,每个时钟周期只能传输1位信号。它只使用两个信号电平,高电平和低电平。因此,相对于PAM4所使用的四个能级,NRZ也被称为PAM2。
为了实现高达64GT/s的数据传输速率,PCIe 6.0使用PAM4调制信号。通过PAM4,每个时钟周期的数据传输可以达到2比特,而不仅仅是单比特的数据传输。PAM4使用四个不同的电平,每个时钟周期可以表示2个数字,即从00、01、10到11。这意味着在相同的电压波动范围和相同的时钟周期内,由于PAM4的电压电平比PAM2高两个,带来了更低的电压余量和更高的误码率,因此在器件中保证了信号的完整性。
考虑到PAM4是保证PCIe 6.0数据传输速率达到64GT/s的关键,PCIe 6.0采用前向纠错技术。FEC本质上是一种算法技术,可以保证数据传输链路中所有信号的完整性。同时,FEC技术的采用也改变了数据流控制单元的情况,要求开发人员对数据包本身的大小进行调整和改变。
在PCIe 6.0之前的几代规范都使用可变大小的数据包,但由于采用了FEC技术,PCIe 6.0必须使用固定大小的数据包(FLIT),以更好地保证FEC技术的实现和运行。此外,考虑到数据传输速率的提高以及PAM4技术本身会增加设备的功耗,每比特数据传输所导致的单位数据能耗也会增加。为了降低整个系统的能耗,PCIe 6.0采用了颠覆性的L0p模式,本质上是通过信道的动态分配来实现每个信道的关闭或打开,从而实现系统的节能。
未来:PCIe 7.0规范
PCIe 7.0规范将以低延迟和高可靠性为设计目标,同时降低功耗,并将确保与以前的PCIe设计规范连接模式的兼容性。PCI-SIG最初建立了几个与PCIe 7.0相关的规范,其中之一是在x16配置下具有128GT/s的速度和512GB/s的双向传输性能。在使用PAM4信号的同时,继续提供低延迟和高可靠性的目标,以及改进的能源效率,此外还要求向后兼容前几代。PCI-SIG将提供可靠、高速、低延迟的I/O互连功能作为PCIe 7.0的目标,应用市场包括800gig以太网、AI、机器学习、高性能计算、量子计算和超大规模数据中心的云应用。
PCIe 7.0规范的主要特性:- 提供128 GT/s的x16配置,和512 GB/s的双向。
- 使用PAM4脉冲调幅信号。
- 关注通道参数和范围。
- 降低延迟,提高可靠性。
- 提高能源效率。
- 兼容之前所有PCIe版本。
PCIe 7.0规范将重点关注800G以太网连接传输,并包括人工智能、机器学习、云计算和量子计算,加速推动面向数据计算的大型数据中心、超级计算系统或军事和太空探索等计算应用需求。
如果从消费市场的需求来看,在用户行为和硬件性能方面,即使到2025年使用PCIe 7.0性能的可能性也不高。目前PCIe 4.0的传输性能已经可以满足顶级显卡的带宽和高速SSD的需求,即使微软近期将正式发布能够让GPU直接访问SSD游戏纹理数据的Direct Storage技术,但消费市场仍将长期停留在PCIe 5.0。
而作为业界统一标准的PCIe 7.0规范,在专业领域,尤其是大型数据中心、HPC、异构加速等领域有着迫切的需求。尽管AMD、英特尔和NVIDIA可能会为他们的芯片开发更高速度的传输,但在不同品牌的产品组合中,PCIe仍然是市场上重要的主流标准技术。目前,高性能计算、大规模数据中心、甚至量子计算的需求越来越大,因此PCI-SIG不得不加快标准的制定。